PS5は半導体を質の良い物だけ選んで搭載!!製造したチップの半分は捨てている模様!?
■ このスレッドは過去ログ倉庫に格納されています
https://www.bloomberg.co.jp/news/articles/2020-09-15/QGFJPPDWLU6M01
厳選された部品のみ採用するという徹底した品質管理。
それこそメイドインジャパンの真骨頂、エレクトロニックマスターによる匠の技。
まさに選ばれしもののハード、それがPS5。 歩留まりは改善傾向にあるものの、品質が安定する水準には達していないと話した。
↑
初期ロットごみ確定かよ…(´・ω・`) 日本の製品にはよくある事
amiiboもその比率で捨てられている 半導体製品の基本だぞ
通常なら基準に満たない製品はグレードが低い製品に転用されるけど
ゲーム機は性能が固定だからできない
ただし次世代箱は2機種あるからその辺を上手くやれそうだな 良い子のみんなはオーバークロックなんてしちゃダメだぞ ただでさえブースト頼りで安定描写できるのか怪しいのにマルチタイトルはPS5版だけフレームレートガタガタとかなりそう やはり最初に発表した10.3TFの性能で出すようだね
ソニーにとっては歩留まり改善まで一定の余計なコストがかかるが
ユーザーは性能下がらないほうがありがたいからね
ソニーの判断は正しい 箱S追従のPS5Lite発売用に保管するだろ
捨てることはないと思う やっぱブーストによる歩留まり良くないんだなー。
当分、製造原価すげー高くなりそう。
値段もXBOX対抗してギリギリまで安くしなきゃならないし大変だな >>15
PS5liteマジであるかもね。
299ドル4TFLOPS版
ソフトメーカー対応のための調整大変だろうけど。 >>15
えぇ…ノーマルの時点でXSSより性能低いのに、さらに低性能なもの作ってどうするのさ >>19
ゴキちゃんが必死にやってたXSSのネガキャンがさっそくブーメランになるのか…w まあ歩留まりは5nmに移行すれば解決する問題だから
ソニーも早い段階で5nmで再設計したチップ搭載した
改良型を投入しそうだよね >>19
それPS4proにSSD積んでPS4ソフト動かなくしただけのやつだな 窯からだしたら綺麗な乳白色がでてない!と叩き割るんだろ、効率悪いね やっぱ初期ロットのほうが頑丈に作られてるのか買うわ >>22
ゲーム業界における「クロック」はゲームの実行に必要な信号のこと
この信号回数が多い×実行処理量が多い=高性能になる
「ブースト」は無理やりクロックを最高値以上に剃ることで実性能以上に高性能に見せること(※見せるだけ)
ロボアニメの「エンジン全開200%!爆発するなよ!」をイメージすればいい
今回のPS5GPU10Tflopsみたいにカタログスペックを上げる際に使われるけど
実際はすぐにヘタってカタログ通りの性能は出ない xssの情報公開されたのが09/08でこっから開発スタート
PS5lite何年遅れででるんだろうか >>30
ほえー…
丁寧に説明してくれてありがとうございます♀ >>29
PSの初期ロットとか毎回地雷もいいところだろ
>16の通り、工場の設備が悪くて製造した半分が最低品質すらクリア出来ない不良品なだけで
>1はそれをキレイに言い換えただけだぞ >>24
5nmがゲーム機に回ってくるのは早くとも2022年夏から。
まずはApple最優先で、Appleは少なくとも2022年春から夏までは5nmを使う
次はNVIDIA、AMDが入ってくるが、どちらもHPC用の高性能チップも含めて5nmを使うので金払いはいい
そしていまはそこにインテルも入ってくる
この流れの中で、単価が安い割にダイサイズの大きいゲーム機向けは当然後回しになる >>30
今は定格クロックとブーストクロックが分かれているのが当たり前だから知識が古い
定格クロック、ブーストクロック、オーバークロックがありブーストまでは仕様
ただしAMDは定格クロック、ゲームクロック、ブーストクロックと分かれていて
実際はゲーム〜ブーストクロックの間くらいで動く
定格クロックは事実上存在しない PS4チップも搭載して、SuperPS4proを作ろう >>30
ブーストは熱がおさまる範囲内でクロック上げることだから決して無理矢理ではない
そう、熱さえおさまればな 歩留まり50%とか駄目駄目じゃんか
ヤバいことになってきた、キレてきたぜ 正直一番低レベルなゲームは度なのがバレてるんだから
こんな無駄なことして資源の無駄遣いしてることの馬鹿馬鹿しさw 冗談抜きでPS5買うにしても3年ぐらい経って安定してからの方が良さそうだな
その頃には値段も2段階ぐらい下げてるだろうし >>3
別にちゃんと動くものを選んでいるだけだからゴミではないよ
ただ歩留まり悪いと高価になる >>9
一般のCPUだとクロック下げて売るんだよな
ゲーム用はそれができないからキツい 美味しんぼの米粒を選別して大きさ揃えてご飯炊く話思いだした チップが基準適合選別品なのは箱もSwitchも同じ
この記事はPS5のチップはゴミ率が高いって書いてるだけ 捨てないでXSSみたいな劣化廉価版でも作ればいいのに PS5の450コスト、ぜんぶ半分 くらい作って残りは捨ててるから実質225だぞ >>3
それどういうことを言っているか分かるかい?
歩留まりは改善向上にある ←クロックダウンして向上
品質が安定する水準に達していない ←10TFに達していない PlayStation 2のエモーショナルエンジンも初めは歩合ゼロだぞ MSみたく互換に力入れてたら余った方を廉価版で再利用出来ただろうに 試作の段階でダメな奴を無理矢理ラインに入れたな 初期は不良の塊だから買わない事 >>64
本体が無駄に大きい理由に
WiiUよろしくPS4基板をPS5内に入れてるから
って噂まで出てるんやで
(WiiUはWiiの威光を借りる為、WiiU基板とWii基板の2枚入りにした結果、価格もサイズも抑えられずWiiUの性能も大きく上げられなかった) MSのが上手の上手だわ。xcloudのAzure Serverにも転用出来るし そもそも石なんて厳選してランクが決まるもんだろ
単純に品質クリア出来るのが基準の半分しか無いだけやんけ
残りのゴミをどこでリサイクルすんの?
まさか混ぜて闇鍋か?w PS5のSoCは2019年の設計から変更不可=ダイサイズも変更不可
スペックだけ上げるには以下をするしかない
・有効コアを最大化する
・クロックを上げる
どちらも生産率を大きく下げるリスクを孕む
SIEは賭けに出たが賭けに負けた 使えないチップをどう活かすかでPS5に掛かるコストが大きく変わってきそうだな
ソニーだとx86系は扱いに困りそうだけど
クラウドサーバに使うとかどうだ >>24
というか7nmプロセスで歩留まりが悪いって言われるメーカーが
5nmプロセスを7nm以上の精度で作れるんだろうか? こんなに歩留まり高いなんて・・・韓国メーカー使ってんのかな? そいや温度管理実温度ではしないって言ってたよな
日本の夏ほんと大丈夫か? 普通は歩留まりってどんなもんなの?
素人感覚だと100%に近い99%以上だなんだけど 魔法のSSDとか可変クロックとかPS5って状況が固定なカットシーンでしか性能出なくてプレイヤーが操作始めると前世代のクソグラになりそう 連続稼働で排熱が間に合わなくなってきて、カクカクしてくるはあるやろなぁ 歩留まり50%とか商売するレベルでない事は確かだろう zen2のapuってtmscで作ってるんだからメイドイン台湾じゃないの? >>81
スマブラリンク失くして、BotWの際に再購入した後
失くした方を発見したから見比べたら
初期ロットの方はめっちゃ顔がイカつかった上に
剣の模様が折れ曲がってたの思い出した PS5 liteを作れば良い
ソフトメーカーにも言っておけばいいのでは? >>73
歩留まりはスペックで決まるんよ
PC向け、スマホ向け、箱向けは問題ない
歩留まりを落とすのは
・チップが大き過ぎ
・クロックが高過ぎ
・冗長設計が甘い
特にクロックがヤバい
PC向けの最新ハイエンドAPUが2.1GHzなのに、PS5は2.23GHzだからな >>82
Zen2のAPUは関係ない。ソニーがAMDからかったIPで設計したSoCを生産するのにTSMCを選んだだけ AMDはx86のIPを売ることができないので、少なくとも前工程(ウェハの製造)まではAMDが行う必要があるんだけど AMDが設計してTSMCが製造したものを、ソニーはAMDから買ってるって意味ね >>86
ファウンダリの製造プロセスと設計は密接に絡んでるからTSMC以外の選択肢は無いよ >>88
タテマエはそうだけど、実際はTSMCとSIEが取引してて
AMDへは製造数に応じたライセンス払ってるんじゃないかな
AMD経由でやってたら、AMDのカスタムSoC部門の売上と利益はもっとデカくなってると思う とりあえずクロック落として改善させたらしいがそれでもまだ50% >>1
???
半導体ってそういうものだろ?
選定ってしらないの? いい方法思いついた!
いっその事Xbox Sを中に入れてしまうのはどうだろう?
PS5って事で売るわけ34980円で、どうよ ジム・ライアンはPS5の高い値段設定に対してsocの歩留まりじゃなくてコロナを言い訳にすれば逃げ切れる 普通のCPU、GPUなら下位グレードに転用できるけどPS5は専用設計だから廃棄する以外無いのか
ソニーは反エコ企業として歴史に名を残すな 50%という数字は異常だけど品質の悪いもの捨てるなり別にまわして
品質の良いものだけ売るって半導体じゃ普通の話
ってか全業界で普通の話だな >>46
ハズレを引いたら豚だって言われるのか?今回は カツカツのPS5と違ってXBOXのAPUの場合はもともとある程度のマージンを取って製造したから
SXで使える品質のAPUをより多く取れるし、それに満たないAPUもSS用として使えるから
無駄がほとんど発生しない
そう考えるとトータルでのAPU製造コストはXBOXのほうが安いまであるわな >>99
50%が異常だから話題になっているわけでw Bloombergとして記事を世の中に出す場合、社内審査を通す必要がある
それなりのエビデンスと客観性のある内容にしないと差し戻しされる
ちなみに株価に影響するような内容の場合、高ランクのフラグを付けて回してAMLチェックを通す必要がある
なので個人が感情的に掲載できる流れではないのでそれなりの確証がある記事ということになる 部品て必ずなんらかしらの不良品が出るものだから
良品を選んでるなんて当たり前なんだけどw さすがにここまでムダなことをしてるのはソニーだけだと思うw >>90
AMDなんて一時は組み込み向けが全売上の半分なんて時期もあってな
それつまりPS4用のSoCをしっかり最終製品としてソニーに納入してたってことだ
もちろん決められた価格で売り切る体系ではなく両者で緊密に製造に絡むんだけど
不良品のコストもしっかり最終製品に反映され、ダイ製造の原価にAMDのIP使用料や
開発費を合意した分乗せて請求って形 >>24
多分、5nmには移行しないよ。
TSMCの7nmは2種類あり、既存技術のArF液浸リソグラフィ応用7nm「N7/N7P」と
EUVで製造する7nmプロセス「N7+」
N7/N7Pは物理設計互換を保つN6(6nm)へと進み
N7+はEUV 5nmへと進む。
箱もPSも改良型を出すならば、CS機はスペックを上げる必要も無いので、設計コストを削減できるN6(6nm)採用が濃厚だと思う。 PS5は素で異常発熱仕様だから次世代プロセスへの移行はこれまで以上に急ぐだろうな
むしろそれを前提に最初は赤字覚悟で作ってるとしか思えん TSMCはファーウェイへの販路絶たれたからソニーが上客認定される日も近い
サムスンも意外に上手くやりやがってるからクアルコムとかガチで持っていかれる可能性あるし >>102
箱SXと箱SSのAPUは別コアだと思う。
そもそも、SSはSXと比べGDDR6(メモリ)チャンネル数も少ないから接続ピン数も少なくなりパッケージ自体もコンパクトにできる。
またAPUのGPUの回路面積を半分以上削減し、メモリコントローラーも半分近く削除するならば
SS用の別コアを設計した方がコストが安い。
次世代箱におけるSSが1〜2割程度の出荷を予定しているならばSXの選別落ちを使えるが
もし、SSが5割出荷するとなるとSX用の正常品をSSに使う事となり、SXの歩留まりが理論上50%になりコストアップとなる。
また、SS用にコンパクトなダイを設計した方がシリコンウェハから取れる数も多くなる。 AMDの計画でもRDNA2は7nmだよ
5nmはその次だ。つまりは歩留まり改善は険しい道程 2クラス以上違うダイの選別落ちをローグレードSKUに使うって考えが浮かぶ奴は
最低限の感覚も知識も無いバカだからガン無視が一番
分かったつもりで何も理解できない低IQだから余計に面倒 本当にチップ半分すてて厳選してるなら値段に反映されて定価が爆上げになるな
低スペックチップを厳選するPS5 VS 高スペックチップで厳選する必要がほぼなく、安定して増産できる箱か・・・
おまけにいくら厳選した所で箱にスペックで大敗してるんだから笑えない ずっと気になってたんだけどスイッチライトってやっぱ通常スイッチでは使えなかった
選別落ちが回っていってたりすんの? また大赤字を数年続けることになり
SONYは税金を支払わなくなるわけか
市場を荒らして税金まで支払わないとか最悪の企業だな >>119
性能変わらんでしょ
据置に出来ないだけで 一人前のゴキブリなら
はずれ引いても、上納させて頂いけたのでありがたい
と別の本体を当たるまで何度でも買うぐらいはするから問題ない >>122
現実のゴキブリはまだPS4も買ってない… クタラギはCELLを「8コアは美学!」と宣いながら、いざ生産すると悪い歩留まりを改善する為に1コア殺して7コアで製品化した
それを突っ込まれたとき「7コアこそが美学!!!」と周囲を呆れさせた
天才マーク・サーニーはなんと言うだろう 7nmと5nmじゃ設計自体変わるからな。
製造施設の問題というわけじゃないから。 そういやPS3のときもCELLの8コアのうち1コアは歩留まり確保のために潰して駆動できるのは7コアとかだったよな確か。 >>51
サターンは急遽マルチCPUにしてうウハウハ、おまけに32XでB級品も使えてウハウハの日立 シリコンウェハを7nmに伐るんだぜ
塵、空気、洗浄水はては振動に気をつかう
地震なんてきたら全部お釈迦だ
職人の人はすごいわ >>105
メガバンクに勤めてたときにBloombergのとことお世話になってたがまあお堅いところだよな
執務室にBloombergから直接引いてきたデータ放送を天井吊りのテレビで垂れ流ししてたがたまにゲーム機関連のやってて俺得だったわ
インタビューに著名人が出てくるときもあったがすべて英語だったわ ウェハースを2倍に生産すれば実質100%だな
若しくは1枚の面積を2倍にしてもいいな
捨てるのも2倍になるが生産数には足りるだろwwwwww >>130
ウェハーのサイズは殆ど規格モノで、デカくするにはサプライチェーンとTSMCの製造ライン全てを入れ替えるしかない
なので単純に流すウェハー枚数を2倍にするしかないし、TSMCのラインが空いてなければどうにもならない
つまり札束で会話するしかない >>116
TSMCの液浸ArfのN7の次はN7P。
N7Pの次は設計互換のあるN6(6nm)
別ラインのN7+(EUV)の次がN5(5nm)だよ。
現状は、液浸ArfとEUVで2つの規格が同時並行に進んでる状態で
いずれEUV一本化へ進む予定。 ■ このスレッドは過去ログ倉庫に格納されています